Интерфейс Socket 370

Подробности

Родительская категория: Процессоры

Категория: Развитие процессоров Intel Pentium

Celeron 233-533 МГц (апрель 1998 — январь 2000)
Pentium III 500-1133 МГц (октябрь 1999 — июль 2001)
Celeron II 533-1100 МГц (январь 2000 — июль 2001)
Celeron/Pentium III 1000-1400 МГц (январь 2000 — июль 2001)

В 1998 г. для процессоров Pentium III был разработан интерфейс Socket 370, кристалл устанавливался в пластиковый корпуса PPGA. Важным преимуществом Pentium III стала возможность исполнения расширенного набора инструкций SIMD, оперирующих со специальными 128-битными регистрами. Каждый из них хранит четыре действительных числа одинарной точности. Таким образом, выполняя операцию над двумя регистрами, SSE фактически оперирует четырьмя парами чисел. То есть, благодаря этому процессор может выполнять до четырех операций одновременно. Однако разработчик программы должен использовать специальные команды, а также позаботиться о помещении и извлечении данных из четырех местных регистров, поэтому для использования всех вычислительных мощностей Pentium III необходима целенаправленная оптимизация кода. Таким образом, в Pentium III появился блок, подобный ММХ, но оперирующий действительными числами. Это решение способствовало улучшению производительности процессора в следующих областях:

• трехмерная графика и моделирование, расчет освещенности с использованием вычислений с плавающей точкой;

• обработка сигналов и моделирование процессов с широким диапазоном изменения параметров;

• генерация трехмерных изображений в программах реального времени, не использующих целочисленный код;

• алгоритмы кодирования и декодирования видеосигнала, обрабатывающие данные блоками;

• численные алгоритмы фильтрации, работающие с потоками данных.

С 2000 г. начался выпуск процессоров в корпусах FC-PGA. Последней модификацией Pentium III и Celeron стали процессоры на ядре Tualatin, изготавливаемом по технормам 130 нм. Модель Pentium III-S Tualatin имеет рабочую частоту до 1400 МГц, кэш-память второго уровня объемом 512 Кбайт. Ядро получило блок Data Prefetch, который стал одним из ключевых элементов будущей архитектуры Pentium 4. К сожалению, Pentium III-S потребовал новой модификации интерфейса Socket 370, что исключило возможность апгрейда действующих систем.

Архитектура процессоров Pentium 4

Подробности

Родительская категория: Процессоры

Категория: Архитектура процессоров Pentium 4

В ноябре 2000 г. компания Intel приступила к производству 32-разрядного процессора Pentium 4 на ядре Willamette, работающего на частоте 1,5 ГГц. Знаменательность этого события в том, что с момента выхода Pentium Pro в области архитектуры процессоров Intel не происходило ничего более значительного. С выходом Pentium 4 на свет появился процессор седьмого поколения (Pentium Pro, Pentium II/III относятся к шестому поколению — Р6).

Необходимо перечислить новшества архитектуры Willamette, позволяющие отнести процессор Pentium 4 к новому поколению:

• асимметричное ядро с блоками, работающими на различных скоростях;
• значительно улучшенная версия суперскалярного механизма исполнения инструкций;
• новый кэш второго уровня, отслеживающий порядок выполнения инструкций;
• переработанные блоки операций с мультимедийными данными и числами с плавающей запятой;
• огромный набор новых инструкций;
• новая системная шина, передающая по 4 пакета данных за такт (ар-хитектура Quad Pumped);
• конвейер выполнения инструкций из 20 стадий.

Наибольшее впечатление на экспертов произвела стартовая рабочая частота процессора в 1,5 ГГц. Такого результата удалось добиться за счет новой архитектуры конвейера выполнения инструкций. Pentium III имеет конвейер длиной 12 стадий (17 стадий FPU), Athlon — 10 стадий (15 стадий FPU). Pentium 4 при длине конвейера 20 стадий позволяет достичь максимальной тактовой частоты, но и получает самые большие задержки для связанных друг с другом операций (второй операции придется ожидать 20 тактов, пока не завершится первая операция).

Модель архитектуры процессора Pentium 4

Интерфейс Slot A

Подробности

Родительская категория: Процессоры

Категория: Развитие процессоров AMD

Athlon 500 — 1000 МГц (август 1999 — май 2000)

Архитектура К7 процессора Athlon опи-
ралась на многие технологические новше-
ства, в том числе на передовую системную
шину EV6, заимствованную у процессоров
Alpha. Первые образцы Athlon выпуска-
лись по технологическим нормам 250 нм.
Кэш-память второго уровня объемом
256 Кбайт располагалась на процессорной
плате и работала на частоте 1/2, 2/3 или 3/4 от частоты ядра процессора.
С вводом в строй предприятия «Fab 30» по выпуску микропроцессоров в
немецком городе Дрездене производство Athlon постепенно перевели на
технологические нормы 180 нм. В последних модификациях кэш-память
второго уровня переехала с платы в ядро процессора.

Процессор Athlon имеет на кристалле три параллельных декодера для обработки инструкций х86, по три конвейера для работы с целочисленными командами и данными с плавающей точкой. Конечно, предусмотрена поддержка инструкций 3DNow! Кроме того, реализовано параллельное выполнение до девяти операций за один цикл синхронизации.

Особенности микроархитектуры Athlon

Подробности

Родительская категория: Процессоры

Категория: Архитектура AMD K7

Создание в 1999 г. процессорного ядра К7 седьмого поколения стало значительным достижением компании AMD. В процессоре Athlon были реализованы выдающиеся технические решения: три параллельных исполнительных конвейера, системная шина с удвоенной частотой за счет передачи данных по фронту и спаду сигнала, асинхронная шина памяти, блоки декодера и предварительной выборки данных высокой интеллектуальности.

Кэш-память первого уровня включает двухканальные частично-ассоциативные (наборно-ассоциативные) кэш команд и кэш данных емкостью по 64 Кбайт каждый. Кэш данных К7 обеспечивает одновременный доступ к двум 64-разрядным величинам при выполнении команд загрузки регистров и записи в память. Другой важной особенностью К7 является наличие в блоке кэша команд специальной кэш-памяти предварительного декодирования, которая используется декодерами команд. Напомним, что в современных х86-совместимых процессорах прямого выполнения х86-команд не происходит, поскольку они неудобны для достижения максимума производительности. х86-инструкции декодируются в более простые и эффективные внутренние RISC -подобные команды фиксированной длины, которые, собственно, и исполняются микропроцессором.

В ядре К7 таких декодера три, и они работают параллельно, поэтому кэш предварительного декодирования в существенной степени способствует увеличению пропускной способности.

Кроме того, кэш команд первого уровня содержит двухуровневый блок быстрой переадресации страниц TLB, используемый для преобразования виртуальных адресов в физические: TLB первого уровня имеет емкость 24 строки, a TLB второго уровня — 256 строк. Аналогичный блок TLB в кэше данных первого уровня включает TLB первого уровня емкостью 32 строки и TLB второго уровня емкостью 256 строк. Наконец, кэш команд первого уровня содержит большую таблицу предсказания переходов емкостью 2048 строк, что позволяет достигнуть высокой вероятности правильного динамического предсказания ветвлений.

Из декодеров команды попадают в устройство управления командами емкостью 72 строки. AMD K7 является суперскалярным микропроцессором с внеочередным спекулятивным выполнением команд. Большая емкость устройства управления командами позволяет эффективно использовать ресурсы девяти функциональных исполнительных устройств, которые являются конвейерными и способны к внеочередному выполнению команд. В числе этих устройств: три адресных конвейера, три целочисленных конвейера и три конвейера с плавающей запятой. Соответственно К7 может выполнять до 9 команд за такт. Общая длина целочисленного конвейера в К7 составляет 10 стадий, а конвейера обработки чисел с плавающей запятой — 15 стадий.

Емкость целочисленного планировщика команд составляет 18 строк; через него команды поступают как в целочисленные, так и в адресные функциональные устройства. Аналогичный планировщик команд для чисел с плавающей запятой имеет емкость 36 строк. На работе блока команд с плавающей запятой стоит остановиться подробнее.

Прежде всего отметим, что этот блок обеспечивает работу с одинарной (32 разряда), двойной (64 разряда) и расширенной (80 разрядов) точностью. Кроме того, эти функциональные исполнительные устройства работают с данными в форматах команд ММХ и 3DNow!, Исполнительное устройство FSTORE выполняет команды загрузки регистров и записи в память. Блок FADD, кроме сложения операндов с плавающей запятой, выполняет команды сложения из набора 3DNow! и ММХ-команды сдвига. Блок FMUL, кроме умножения чисел с плавающей запятой, выполняет ММХ-команды, команды 3DNow! и специальные операции деления. Таким образом, К7 может одновременно выполнять сложение и умножение чисел с плавающей запятой в блоках FADD и FMUL. Это дает пиковую производительность в две операции с действительными за такт.

Функциональная схема микроархитектуры К7