link560 link561 link562 link563 link564 link565 link566 link567 link568 link569 link570 link571 link572 link573 link574 link575 link576 link577 link578 link579 link580 link581 link582 link583 link584 link585 link586 link587 link588 link589 link590 link591 link592 link593 link594 link595 link596 link597 link598 link599 link600 link601 link602 link603 link604 link605 link606 link607 link608 link609 link610 link611 link612 link613 link614 link615 link616 link617 link618 link619 link620 link621 link622 link623 link624 link625 link626 link627 link628 link629 link630 link631 link632 link633 link634 link635 link636 link637 link638 link639 link640 link641 link642 link643 link644 link645 link646 link647 link648 link649 link650 link651 link652 link653 link654 link655 link656 link657 link658 link659 link660 link661 link662 link663 link664 link665 link666 link667 link668 link669 link670 link671 link672 link673 link674 link675 link676 link677 link678 link679 link680 link681 link682 link683 link684 link685 link686 link687 link688 link689 link690 link691 link692 link693 link694 link695 link696 link697 link698 link699

PersCom — Компьютерная Энциклопедия Компьютерная Энциклопедия

Системные платы

Hub-архитектура

Новые наборы микросхем системной логики от Intel используют архитектуру концентратора (hub-архитектуру), в которой бывший северный мост называется концентратором контроллера памяти (Memory Controller Hub — MCH), а южный — концентратором контроллера ввода-вывода (I/O Controller Hub — ICH). Системы с интегрированной графикой вместо стандартного MCH используют концентратор контроллера графической памяти (Graphics Memory Controller Hub — GMCH).

Вместо соединения этих контроллеров через шину PCI, как в стандартной архитектуре “северный/южный мост”, взаимодействие между ними осуществляется через выделенный интерфейс концентратора, быстродействие которого вдвое выше, чем быстродействие PCI. Hub-архитектура обладает определенными преимуществами по сравнению с традиционной архитектурой “северный/южный мост”.

  • Увеличенная пропускная способность. Пропускная способность интерфейса AHA (Accelerated Hub Architecture), используемой в наборах микросхем 8xx, вдвое выше пропускной способности PCI. В наборах микросхем серий 3xx и 9xx используется еще более ускоренная архитектура DMI (Direct Media Interface), которая быстрее PCI в 7,5–14 раз.
  • Уменьшенная загрузка PCI. Hub-интерфейс не зависит от PCI и не участвует в перераспределении полосы пропускания шины PCI или Super I/O. Это повышает эффективность остальных устройств, подсоединенных к шине PCI, при выполнении групповых операций.
  • Уменьшение монтажной схемы. Несмотря на удвоенную по сравнению с PCI пропускную способность, hub-нтерфейс имеет ширину, равную 8 разрядам, и требует для соединения с системной платой всего лишь 15 сигналов. Шине PCI для выполнения подобной операции требуется не менее 64 сигналов, что приводит к повышению генерации электромагнитных помех, ухудшению сигнала, появлению “шума” и в конечном итоге — к увеличению себестоимости плат.

Конструкция hub-интерфейса предусматривает увеличение пропускной способности устройств PCI, что связано с отсутствием южного моста, передающего поток данных от микросхемы Super I/O и загружающего тем самым шину PCI. Таким образом, hub-архитектура позволяет увеличить пропускную способность устройств, непосредственно соединенных с южным мостом, к которым относятся новые быстродействующие интерфейсы ATA-100/133, Serial ATA 3 Гбит/с и USB 2.0.

Существует два основных варианта интерфейса концентратора.

  • AHA (Accelerated Hub Architecture). Используется в серии набора микросхем 8xx. Это ускоренный в четыре раза (4x) 8-разрядный интерфейс, работающий на скорости 66 МГц с пропускной способностью 266 Мбит/с, что вдвое выше, чем у PCI.
  • DMI (Direct Media Interface). Используется в наборах микросхем серий 9xx и 3xx. Это выделенное 4-полосное (шириной 4 бит) соединение PCI Express, позволяющее передавать по 1 Гбит/с по каждой из полос, что в 7,5–14 раз быстрее возможностей шины PCI.

Конструкция hub-интерфейса, ширина которого равна 4 или 8 бит, довольно экономична. Ширина интерфейса может показаться недостаточной, но такая конструкция полностью себя оправдывает. Меньшее число выводов говорит об упрощенной схеме маршрутизации платы, снижении количества помех и повышении устойчивости сигнала. Это также сокращает число выводов используемых микросхем, уменьшает их размеры и себестоимость. Таким образом, посредством очень узкой, но быстродействующей архитектуры интерфейс концентратора достигает высших показателей быстродействия, чем те, на которые была способна старая архитектура “северный/южный мост”.

Кроме того, в ICH содержится новая шина Low-Pin-Count (LPC), представляющая собой 4-разрядную версию шины PCI, которая была разработана, в первую очередь, для поддержки микросхем системной платы ROM BIOS и Super I/O. Вместе с четырьмя сигналами функций данных, адресов и команд для функционирования шины требуется девять дополнительных сигналов, что составляет в общей сложности 13 сигналов. Это позволяет значительно уменьшить количество линий, соединяющих ROM BIOS с микросхемами Super I/O. Для сравнения: в ранних версиях наборов микросхем в качестве интерфейса между северным и южным мостами использовалась шина ISA, количество сигналов которой равно 98. Максимальная пропускная способность шины LPC достигает 16,67 Мбайт/с, что примерно соответствует параметрам ISA и чего более чем достаточно для поддержки таких устройств, как ROM BIOS и микросхемы Super I/O.