link0 link1 link2 link3 link4 link5 link6 link7 link8 link9 link10 link11 link12 link13 link14 link15 link16 link17 link18 link19 link20 link21 link22 link23 link24 link25 link26 link27 link28 link29 link30 link31 link32 link33 link34 link35 link36 link37 link38 link39 link40 link41 link42 link43 link44 link45 link46 link47 link48 link49 link50 link51 link52 link53 link54 link55 link56 link57 link58 link59 link60 link61 link62 link63 link64 link65 link66 link67 link68 link69 link70 link71 link72 link73 link74 link75 link76 link77 link78 link79 link80 link81 link82 link83 link84 link85 link86 link87 link88 link89 link90 link91 link92 link93 link94 link95 link96 link97 link98 link99 link100 link101 link102 link103 link104 link105 link106 link107 link108 link109 link110 link111 link112 link113 link114 link115 link116 link117 link118 link119 link120 link121 link122 link123 link124 link125 link126 link127 link128 link129 link130 link131 link132 link133 link134 link135 link136 link137 link138 link139

PersCom — Компьютерная Энциклопедия Компьютерная Энциклопедия

Оперативная память

Память FPM

Чтобы сократить время ожидания, стандартная память DRAM разбивается на страницы. Обычно для доступа к данным в памяти необходимо выбрать строку и столбец адреса, на что затрачивается некоторое время. Разбиение на страницы обеспечивает более быстрый доступ ко всем данным в пределах некоторой строки памяти, т.е. если изменяется не номер строки, а только номер столбца. Такой режим доступа к данным в памяти называется быстрым постраничным режимом (Fast Page Mode), а сама память — памятью FPM. Другие варианты постраничного режима называются Static Column и Nibble Mode.

Схема повышения эффективности памяти довольно проста: память разбивается на страницы длиной от 512 байт до нескольких килобайтов. Электронная схема пролистывания позволяет при обращении к ячейкам памяти в пределах страницы сократить количество состояний ожидания. Если нужная ячейка памяти находится вне текущей страницы, то добавляется одно или больше состояний ожидания, так как система выбирает новую страницу.

Для повышения скорости доступа к памяти были разработаны и другие схемы. Одним из наиболее существенных изменений было внедрение пакетного режима доступа в процессоре 486 и более поздних. В большинстве случаев доступ к памяти является последовательным. Если же установить строку и столбец адреса в пакетном режиме, можно обращаться к следующим трем смежным адресам без дополнительных состояний ожидания. И в этом несомненное преимущество использования данного режима. Однако доступ в пакетном режиме обычно ограничивается четырьмя операциями. Чтобы объяснить это, обратимся к схеме синхронизации по количеству циклов для каждой операции доступа. Схема синхронизации типичного доступа в пакетном режиме для стандартной динамической оперативной памяти выглядит следующим образом: x-y-y-y, где x — время выполнения первой операции доступа (продолжительность цикла плюс время ожидания), а y — число циклов, необходимых для выполнения каждой последующей операции доступа.

Схема синхронизации в пакетном режиме для стандартной DRAM со временем доступа 60 нс обычно выглядит так: 5-3-3-3. Это означает, что первая операция доступа длится пять циклов на системной шине с частотой 66 МГц, что приблизительно равно 75 нс (5×15 нс; 15 нс — длительность одного цикла), в то время как последующие операции длятся по три цикла (3×15 нс = 45 нс). Без применения пакетной технологии схема синхронизации имела бы вид 5-5-5-5, так как для каждой операции выборки из памяти требовалось бы полное время ожидания. 45-наносекундный цикл при пакетной выборке и 64-разрядной шине данных обеспечивает пропускную способность 177 Мбайт/с (22,2 МГц×8 байт).

Память DRAM, поддерживающая разбиение на страницы и пакетный режим, называется памятью с быстрым постраничным режимом (Fast Page Memory — FPM). Этим подчеркивается, что для доступа к данным в памяти без смены страницы требуется меньше циклов ожидания. В большинстве компьютеров 386, 486 и Pentium, увидевших свет в 1987–1995 годах, используется память FPM, имеющая форму модулей с 30 или 72 контактами.

Другой метод ускорения FPM называется чередованием. Он совместно использует два отдельных банка памяти, распределяя между ними четные и нечетные байты. Когда происходит обращение к одному банку, в другом банке выбираются строка и столбец адреса. К моменту окончания выборки данных в первом банке во втором заканчиваются циклы ожидания, и он готов к выборке данных. Когда данные выбираются из второго банка, в первом идет процесс выборки строки и столбца адреса для следующей операции доступа. Это совмещение (перекрытие по времени) операций доступа в двух банках сокращает время ожидания и обеспечивает более быстрый поиск данных. Единственная проблема состоит в том, что для использования данного метода необходимо устанавливать идентичные пары модулей, а при этом удваивается количество микросхем SIMM или DIMM. Чередование широко использовалось в 32-разрядных запоминающих устройствах для процессора 486, но малоэффективно в случае 64-разрядной памяти в процессоре Pentium. Чтобы использовать чередование памяти в Pentium, необходимо установить 128разрядную память, т.е. четыре модуля SIMM с 72 контактами.