Архитектура AMD K7

Изменения в маркировке

Рейтинг:   / 0

В обозначении процессоров Athlon ХР указывается не тактовая частота процессора, а так называемый model number — номер конкретной модели в общем семействе процессоров Athlon. Например, Athlon ХР 1500+, Athlon ХР 1800+. К этому шагу AMD вынудило то обстоятельство, что процессор Athlon ХР, несомненно, производительнее предыдущих моделей Athlon. Но как правильно сравнить процессор с ядром Thunderbird, работающий на частоте 1,4 ГГц, и процессор с более прогрессивным ядром Palomino, но работающий на частоте 1,33 ГГц, знает только компания AMD.

Несомненно, значение model number косвенно привязано к определенному значению тактовой частоты процессоров Pentium 4. Видимо, значение model number, к примеру, 1500+ означает, что в подавляющем большинстве приложений этот процессор не уступит Pentium 4 с тактовой частотой 1,5 ГГц. Но компания AMD не скрывает, что процессоры Pentium 4 и Athlon ХР настолько разные, что без труда можно найти приложение, в котором Pentium 4 окажется быстрее.

Особенности микроархитектуры Athlon XP

Рейтинг:   / 0

В октябре 2001 г. на рынок поступили первые процессоры Athlon на ядре Palomino. Этой модификации был присвоен индекс XP (eXtreme Perfomance), подчеркивающий новшества архитектуры в сравнении с «обычным» Athlon. Так, в частности, существенной переделке подвергся механизм трансляции адресов команд и данных в физические адреса памяти. Для ускорения доступа к командам и данным все современные процессоры имеют Translation Look-aside Buffer (TLB). Этот буфер осуществляет кэширование, но не данных или команд, а их физических адресов. В предыдущих процессорах Athlon этот буфер был двухуровневым. Первый уровень (L1) емкостью 24 значения для адресов инструкций и 32 значения для адресов данных. Второй уровень (L2) мог хранить до 256 адресов данных и 256 адресов инструкций.

В ядре Palomino увеличен размер буфера первого уровня, теперь он может хранить до 40 значений адресов данных. Кроме того, теперь TLB, также как и основной кэш, стал «исключающим» — exclusive. Это означает, что содержимое буфера первого уровня не дублирует содержимого буфера второго уровня. И наконец, в новом ядре реализован механизм опережающей загрузки новых значений адресов (до того, как они могут потребоваться) — speculatively reload.

Существенно улучшен механизм опережающей загрузки данных из памяти в кэш. Этот механизм опережающей загрузки данных был реализован и в ранних процессорах, но только для инструкций, включенных в 3DNow! и SSE. В ядре процессоров Athlon XP осуществляется непрерывный анализ адресов затребованных процессором данных и последовательности, в которой они были затребованы. На основании анализа делается попытка предсказания адресов данных, которые будут затребованы, и опережающая загрузка этих данных в кэш процессора. Во многих случаях, например, при циклической обработке больших массивов данных, предсказание будет успешным. Это позволяет повысить производительность даже для неоптимизированных приложений.

В ядре Palomino полностью реализованы как система команд 3DNow!, так и система команд SSE. Этот комплексный набор получил название 3DNow! Professional Technology.

Перечисленные изменения потребовали очередного увеличения количества транзисторов — до 37,5 миллионов. Однако это не привело к повышению потребляемой мощности. Более того, процессор Athlon ХР стал примерно на 20% «холоднее» своего предшественника.

Многопроцессорность

Рейтинг:   / 0

В микроархитектуре К7 инженеры AMD впервые ввели поддержку SMP-архитектур. Протокол, с помощью которого поддерживается когерентность кэша в К7, называется MOESI (от первых букв возможных состояний кэша — Modify, Owner, Exclusive, Shared, Invalid). По утверждению AMD, этот протокол был впервые реализован в х8б-совместимых процессорах.

Кэш первого уровня в К7 имеет отдельный порт, через который проходит трафик, обусловленной поддержкой когерентности. Трафик поддержки когерентности кэша также отделен от основного трафика и на системной шине. Естественно, что обособление повышает эффективную пропускную способность шины, и следовательно, эффективность SMP-конфигураций.

Системная шина

Рейтинг:   / 425

У шины AMD K7 есть два замечательных свойства. Во-первых, это не обычная общая шина, а коммутатор. Такое решение обеспечивает гарантированную пропускную способность для соединений «точка-точка», в то время как на общей шине возможны конфликты. Во-вторых, системная шина К7 имеет частоту до 400 МГц. При ширине шины 64 разряда плюс 8 разрядов ЕСС она имеет пропускную способность до 3,2 Гбайт/с. Скоростная шина нужна не только для поддержки быстрой оперативной памяти DDR, но и для обеспечения потоков ввода-вывода от шин PCI и AGP.

Интерфейс системной шины К7 электрически совместим с протоколом шины Alpha EV6. Микропроцессор К7 подсоединяется к шине через интерфейс Socket A (Socket 462). Важной особенностью, влияющей на пропускную способность шины К7, является объем передаваемых по шине пакетов. Такая пакетная передача данных способствует конвейеризации обработки транзакций на шине. Для К7 размер пакета составляет 64 байта (длина строки кэша), что вдвое больше, чем у процессоров поколения Р6. Эффективному использованию системной шины способствует раздельная обработка транзакций. Она позволяет перекрывать выполнение различных транзакций во времени, разрешая начинать обработку новых транзакций, не дожидаясь завершения предыдущих. Теоретически максимальная емкость адресуемой шиной оперативной памяти в К7 составляет 8 Тбайт, но реально наборы системной логики поддерживают до 4 Гбайт.



Sitelinkx by eXtro-media.de

Кэш-память

Рейтинг:   / 0

Важнейшим компонентом, определяющим производительность микропроцессора, являются характеристики внешнего кэша второго уровня и внешней системной шины процессора. Выделенная шина между К7 и кэшем второго уровня имеет ширину 64 разряда плюс 8 разрядов на под- держку кодов ЕСС. Теоретически максимальная емкость кэша второго уровня в К7 составляет 8 Мбайт. Использование в реальных процессорах Athlon кэша второго уровня емкостью 512 Кбайт в определенном смысле наиболее эффективно, поскольку интегрированный в К7 контроллер кэша второго уровня содержит полные теги для кэша емкостью 512 Кбайт, а при большей ёмкости кэша контроллер будет содержать только часть тега.

Яндекс.Метрика