PCI и PCI-X

Шины PCI и PCI-X

Отправленные записи

Для транзакций записи в память, находящуюся по другую сторону моста, мост должен производить отправленную запись (posted write). При этом адрес и данные записи принимаются в буферы моста, и для инициатора транзакция завершится раньше, чем данные дойдут до реального получателя. Мост выполнит их доставку в удобное для другой стороны время, причем эта доставка может выполняться и не за одну транзакцию, инициированную уже мостом. Конечно, если мост не успевает освободить свои буферы отправленной записи (их размер ограничен), то ему придется на некоторые транзакции записи в память отвечать условием «повтор» (Retry). Однако это не будет отложенной транзакцией — запросы на запись в память в очередь отложенных транзакций мост не ставит. Для отправленных записей у моста имеются отдельные буферы. Отправленная запись в общем случае применима только к памяти. Записи в порты ввода-вывода отправлять имеет право только главный мост, и то только для транзакций, инициированных центральным процессором. Запись в конфигурационное пространство отправлена быть не может.

Мосты могут преобразовывать транслируемые ими отправленные записи с целью оптимизации пропускной способности шины и эффективности всей системы. Мост может, например, одну длинную пакетную транзакцию обычной записи в память MW (Memory Write) блока, не выровненного по границам строк кэша, разбить на три: MW от начала до ближайшей границы строки, MWI (Memory Write Invalidate, запись с инвалидацией) с одной или несколькими целыми строками кэша и MW от последней границы строки до конца блока. Кроме того, несколько последовательных транзакций записи могут объединяться в одну пакетную, в которой лишние записи могут блокироваться с помощью сигналов разрешения байтов. Например, последовательность одиночных записей двойных слов по адресам 0, 4, Ch может быть скомбинирована (write combining) в один пакет с начальным адресом 0, а во время третьей фазы данных (когда предполагается нетребуемый адрес 8) все сигналы C/BE[3:0]# будут пассивны. Записи отдельных байтов в определенных случаях могут быть объединены (byte merging) в одну транзакцию, это допустимо для предвыбираемой памяти. Так, например, последовательность записей байтов по адресам 3, 1, 0 и 2 может быть объединена в одну запись двойного слова, поскольку эти байты принадлежат одному адресуемому двойному слову. Комбинирование и объединение могут работать независимо (объединенные транзакции могут комбинироваться), однако эти преобразования не изменяют порядок следования физических записей в устройства. Наличие этих возможностей не обязательно — оно зависит от «ловкости» мостов. Цель преобразований — сократить число отдельных транзакций (каждая имеет по крайней мере одну «лишнюю» фазу адреса) и, по возможности, фаз данных. Однако мост не имеет права коллапсировать записи (write collapsing): если к нему поступает две и более отправленных записи с одинаковым стартовым адресом, он должен все их отработать.

Устройства PCI должны нормально отрабатывать комбинированные записи — если устройство не допускает комбинирования, оно неправильно спроектировано. Если устройство не допускает объединения байтов, то оно в описании своей памяти должно иметь обнуленным бит Prefetchable. 



Sitelinkx by eXtro-media.de

PCI BIOS

Для облегчения взаимодействия с устройствами PCI имеются дополнительные функции BIOS, доступные как из реального, так и защищенного режима работы процессора. Функции PCI BIOS используются только для поиска и конфигурирования устройств PCI — процедур, требующих доступа к их конфигурационному пространству. Функции приходится поддерживать и использовать потому, что циклы конфигурационных обращений, как и специальный цикл, выполняются специфическим образом. Кроме того, PCI BIOS позволяет управлять коммутатором запроса прерываний (PCI Interrupt Steering), скрывая специфический программный интерфейс чипсета системной платы. Остальное взаимодействие с устройствами через их пространства памяти и ввода$вывода, а также обработка прерываний в поддержке со стороны BIOS не нуждаются, поскольку выполняются непосредственно командами процессора и не зависят от платформы (чипсета системной платы). Регулярная работа с этими устройствами выполняется через обращения к регистрам устройств по адресам, полученным при конфигурировании, и обработку известных номеров прерываний от этих устройств. Функция проверки наличия PCI BIOS позволяет определить доступные конфигурационные механизмы, и, зная их работу, программа в дальнейшем может обходиться и без вызовов PCI BIOS.

Программы с помощью функций PCI BIOS могут искать интересующие их устройства по идентификаторам или кодам класса. Если стоит задача полного «переучета» установленных устройств, то она решается чтением конфигурационной информации по всем функциям всех устройств всех шин — это быстрее, чем перебирать все возможные сочетания идентификаторов или классов кодов. Для найденных устройств программы должны определять реальные настройки чтением регистров конфигурационного пространства, учитывая возможность перемещения ресурсов по всему пространству и даже между пространствами памяти и вводавывода.

Для 16-битного интерфейса реального режима, V86 и 16$битного защищенного режима, функции PCI BIOS вызываются через прерывание Int 1Ah; номер функции задается при вызове в регистре AX. Возможна и программная имитация прерывания дальним вызовом по физическому адресу 000FFE6Eh (стандартная точка входа в обработчик Int 1Ah) с предварительным занесением в стек регистра флагов. 

Для 32$разрядных вызовов защищенного режима все эти же функции вызываются через точку входа, найденную через каталог 32$разрядных сервисов (см. ниже), при этом назначение входных и выходных регистров и флага CF сохраняется. До использования 32$разрядного интерфейса следует сначала найти его каталог и убедиться в наличии сервисов PCI BIOS по идентификатору «$PCI» (049435024h).

Вызовы требуют глубокого стека (до 1024 байт). Признаком нормального выполнения является CF = 0 и AH = 0; при CF = 1 AH содержит код ошибки:

  • 81h — неподдерживаемая функция;
  • 83h — неправильный идентификатор производителя;
  • 86h — устройство не найдено;
  • 87h — неправильный номер регистра PCI;
  • 88h — установка не удалась;
  • 89h — слишком маленький буфер для данных.

Функции PCI BIOS перечислены ниже:

AX = B101h — проверка присутствия PCI BIOS. При наличии PCI BIOS возвращает CF = 0, AH = 0 и EDX = 20494350h (строка символов «PCI»); проверяться должны все три признака. При этом в AL находится описатель аппаратного механизма доступа к конфигурационному пространству и генерации специальных циклов PCI:

  • бит 0 — поддержка механизма № 1 для доступа к конфигурационному пространству;
  • бит 1 — поддержка механизма № 2 для доступа к конфигурационному пространству;
  • биты [2:3] = 00 (резерв);
  • бит 4 — поддержка генерации специального цикла с использованием механизма № 1;
  • бит 5 — поддержка генерации специального цикла с использованием механизма № 2;
  • биты [6:7] = 00 (резерв).

В регистрах BH и BL возвращается старший и младший номер версии (BCD-цифры), в CL — максимальный номер шины PCI, присутствующий в системе (число шин – 1, поскольку они нумеруются с нуля последовательно). В регистре EDI может возвращаться линейный адрес точки входа 32$разрядных сервисов BIOS. Этот адрес возвращается не всеми версиями BIOS (некоторые не изменяют EDI); для проверки можно при вызове обнулять EDI и проверять на нуль возвращенное значение.

  • AX = B102h — поиск устройства по идентификатору. При вызове в CX указывается идентификатор устройства, в DX — идентификатор производителя, в SI — индекс (порядковый номер) устройства. При успешном возврате в BH — номер шины, в BL[7:3] — номер устройства, BL[2:0] — номер функции. Для нахождения всех устройств с указанными идентификаторами вызовы выполняют, последовательно инкрементируя SI от 0 до получения кода возврата 86h.
  • AX = B103h — поиск устройства по коду класса. При вызове в ECX[23:16] указывается код класса, в ECX[15:8] — подкласса, в ECX[7:0] — интерфейс, в SI — индекс устройства (аналогично предыдущему). При успешном возврате в BH — номер шины, в BL[7:3] — номер устройства, BL[2:0] — номер функции.
  • AX = B106h — генерация специального цикла PCI. При вызове в BL указывается номер шины, в EDX — данные специального цикла.
  • AX = B108h — чтение байта из конфигурационного пространства устройства PCI. При вызове в BH — номер шины, в BL[7:3] — номер устройства, BL[2:0] — номер функции, в DI — номер регистра (0–FFh). При успешном возврате в CL — считанный байт.
  • AX = B109h — чтение слова из конфигурационного пространства устройства PCI. При вызове в BH — номер шины, в BL[7:3] — номер устройства, BL[2:0] — номер функции, в DI — номер регистра (0–FFh, четный). При успешном возврате в CX — считанное слово.
  • AX = B10Ah — чтение двойного слова из конфигурационного пространства устройства PCI. При вызове в BH — номер шины, в BL[7:3] — номер устройства, BL[2:0] — номер функции, в DI — номер регистра (0–FFh, кратный 4). При успешном возврате в ECX — считанное двойное слово.
  • AX = B10Bh — запись байта в конфигурационное пространство устройства PCI. При вызове в BH — номер шины, в BL[7:3] — номер устройства, BL[2:0] — номер функции, в DI — номер регистра (0–FFh), в CL — записываемый байт.
  • AX = B10Ch — запись слова в конфигурационное пространство устройства PCI. При вызове в BH — номер шины, в BL[7:3] — номер устройства, BL[2:0] — номер функции, в DI — номер регистра (0–FFh, четный), в CX — записываемое слово.  AX = B10Dh — запись двойного слова в конфигурационное пространство устройства PCI. При вызове в BH — номер шины, в BL[7:3] — номер устройства, BL[2:0]— номер функции, в DI — номер регистра (0–FFh, кратный 4), в ECX — записываемое двойное слово.
  • AX = B10Eh — определение возможностей назначения прерываний (GET_IRQ_ROUTING_OPTIONS). При вызове BX=0, ES:EDI указывает на структуру параметров буфера для результата, состоящую из слова с длиной буфера, за которым располагается дальний указатель на его начало. DS в 16$разрядом режиме указывает на сегмент с физическим адресом F0000, в 32$разрядном определяется правилами из следующего раздела. При успешном возврате в BX находится битовая карта запросов IRQx, в которой единичное значение бита означает, что данный вход контроллера прерываний используется исключительно шиной PCI. В буфер помещается последовательный набор структур, описывающих возможности и назначение прерываний для каждого устройства PCI (см. таблицу ниже). При возврате в структуре параметров буфера возвращается его реальная длина; если при вызове указан буфер, не вмещающий весь результат, устанавливается код ошибки 89h.
  • AX = B10Fh — назначение линий запроса прерываний (SET_PCI_IRQ). При вызове в BH задается номер шины, в BL — номер устройства (биты [7:3]) и функции (биты [2:0]), для которой назначается запрос; в CL указывается вывод (0Ah — INTA#,… 0Dh — INTD#), в CH — желаемый номер IRQx (0…0Fh, причем 0 соответствует отключению INTx# от входов контроллера). Значение DS аналогично предыдущей функции. Если заказанное назначение невозможно, при возврате устанавливается код ошибки 88h. При использовании данной функции следует выполнять и сопутствующие изменения в конфигурационных регистров всех затрагиваемых устройств и их функций.
Смещение Размер Назначение
0 byte PCI Bus number — номер шины PCI
1 byte PCI Device number — номер устройства PCI
2 byte Назначенная связь для линии INTA# (0 — нет, 1 — IRQ1, …0Fh — IRQ15)
3 word Битовая карта возможных назначений для INTA# (бит 0 — IRQ0, … бит 15 — IRQ15)
5 byte Назначенная связь для линии INTB# (аналогично)
6 word Битовая карта возможных назначений для INTB# (аналогично)
8 byte Назначенная связь для линии INTC# (аналогично)
9 word Битовая карта возможных назначений для INTC# (аналогично)
11 byte Назначенная связь для линии INTD# (аналогично)
12 word Битовая карта возможных назначений для INTD# (аналогично)
14 byte Номер слота (для физической идентификации карты)
15 byte Резерв

 

 

 



Sitelinkx by eXtro-media.de

Электрический интерфейс

 Для работы на шине PCI используются микросхемы КМОП (CMOS), причем имеются две спецификации: с напряжениями питания интерфейсных схем 5 и 3,3 В. Для них применимы параметры сигналов по постоянному току, приведенные в таблице. Однако мощность интерфейсных элементов (транзисторов для вентилей) выбрана меньшей, чем требовалось бы для переключения сигналов на высокой частоте (33 или 66 МГц). Здесь используется эффект отражения сигналов, формируемых микросхемами на проводниках шины, от несогласованных концов этих проводников, являющихся для таких высоких частот длинными линиями. На концах проводников шины нет терминаторов, поэтому от них приходящая волна сигнала отражается с тем же знаком и с той же амплитудой. Складываясь с прямым сигналом, обратная волна и обеспечивает нужный приемнику уровень сигнала. Таким образом, передатчик генерирует сигнал, уровень которого до прихода отраженного сигнала находится между уровнями переключения, и достигает требуемого уровня только после прихода отраженной волны. Это накладывает ограничение на физическую протяженность шины: сигнал должен успеть обернуться (дойти до конца и вернуться отраженным) за время, составляющее менее трети периода синхронизации (то есть 10 нс при 33 МГц, 5 нс при 66 МГц). 

 
Линии управляющих сигналов FRAME#, TRDY#, IRDY#, DEVSEL#, STOP#, SERR#, PERR#, LOCK#, INTA#, INTB#, INTC#, INTD#, REQ64# и ACK64# на системной плате подтягиваются к шине питания резисторами (типичные номиналы: 2,7 кОм для версии 5 В и 8,2 кОм для 3,3 В), чтобы не было ложных срабатываний при пассивности всех агентов шины.
 
Электрические спецификации рассчитаны на два типовых варианта нагрузки одной шины: 2 устройства PCI на системной плате плюс 4 слота или 6 устройств плюс 2 слота. При этом подразумевается, что одно устройство на каждую линию шины PCI дает только единичную КМОП-нагрузку. В слоты могут устанавливаться карты, также дающие только единичную нагрузку. При использовании компонентов и трассировки плат с характеристиками, превосходящими требования спецификации, возможны и иные сочетания числа слотов и устройств. Так, например, часто встречаются системные платы и с пятью слотами на одной физической шине. На длину проводников, а также на топологию расположения элементов и проводников для карт расширения накладываются жесткие ограничения. Длина сигнальных проводников не должна превышать 1,5 дюйма (3,8 см). Из вышесказанного понятно, что изготовление самодельных карт расширения на логических микросхемах средней степени интеграции, как это можно было делать для шин ISA, для PCI невозможно.
 
Параметр 5 В интерфейс 3,3 В интерфейс
Входное напряжение низкого уровня, В –0,5 ≤ Uil ≤ 0,8 –0,5 ≤ Uil ≤ 0,3×Vcc
Входное напряжение высокого уровня, В 2 ≤ Uih ≤ Vcc +0,5 Vcc/2 ≤ Uih ≤ Vcc +0,5
Выходное напряжение низкого уровня, В Uol ≤ 0,55 Uol ≤ 0,1×Vcc
Выходное напряжение высокого уровня, В Uoh ≥ 0,8 Uoh ≥ 0,9×Vcc
Напряжение питания VCC, В 4,75 ≤ Ucc ≤ 5,25 3,0 ≤ Ucc ≤ 3,6
 
Тактовая частота шины определяется по возможностям всех абонентов шины, включая и мосты (и главный мост, входящий в чипсет системной платы). Высокая частота шины PCI 66 МГц может устанавливаться тактовым генератором только при высоком уровне на линии M66EN. Таким образом, установка любой карты, не поддерживающей 66 МГц (с заземленным контактом этой линии), приведет к понижению частоты шины до 33 МГц. Серверные системные платы, на которых имеется несколько шин PCI, позволяют использовать на разных шинах разные частоты (66 и 33 МГц). Так, например, можно на 64-битных слотах использовать частоту 66 МГц, а на 32-битных — 33. Разгон нормальной частоты 33 МГц до 40–50 МГц аппаратно не контролируется, но может приводить к ошибкам работы карт расширения.
 
Согласно спецификации PCI, устройства должны нормально работать при снижении частоты от номинальной (33 МГц) до нуля. Изменение частоты во время работы устройств допустимо при условии, чтобы все время соблюдались ограничения по минимальной длительности высокого и низкого уровней сигнала CLK. Останавливаться сигнал CLK должен только на низком уровне. После возобновления подачи импульсов CLK устройства должны продолжить работу, как будто остановки синхронизации и не было.
 
При работе с частотой 66 МГц и выше для снижения электромагнитных помех (EMI) от сигнала фиксированной частоты может применяться расширение спект ра сигнала CLK (spread spectrum): неглубокая частотная модуляция с частотой модуляции 30–33 кГц. Если в устройствах для синхронизации используются схемы с ФАПЧ (PLL), то их быстродействие должно быть достаточным для отработки этой модуляции. В спецификации PCI-X диапазоны допустимых изменений тактовой частоты зависят от режима шины.

 



Sitelinkx by eXtro-media.de

Границы диапазонов адресов и транзакций

Области пространств памяти и ввода/вывода, занимаемые устройством (точнее, функцией), описываются регистрами BAR (Base Address Register) в заголовке конфигурационного пространства. При этом подразумевается, что длина области выражается числом 2n (n = 0, 1, 2…) и область выровнена естественным образом. В PCI области памяти выделяются по 2n параграфов (16 байт), то есть минимальный размер области — 16 байт. Области ввода/вывода выделяются по 2n двойных слов. Мосты PCI-PCI имеют карты адресов памяти с гранулярностью 1 Мбайт и карты ввода/вывода с гранулярностью 4 кбайт.

В PCI пакетная транзакция может быть прервана на границе любого двойного слова (в 64-битных операциях — учетверенного слова). В PCI-X ради оптимизации обращений к памяти пакетные транзакции разрешается прерывать только в разрешенных точках, называемых ADB (Allowable Disconnect Boundary — разрешенные границы отключения). Точки ADB располагаются с интервалом 128 байт — это целое число (1, 2, 4 или 8) строк кэша современных процессоров. Конечно, это ограничение относится только к границам транзакций внутри последовательности. Если последовательность должна по плану заканчиваться не на границе ADB, то и ее последняя транзакция будет завершена не на границе. Однако этой ситуации стараются избегать, разрабатывая такие структуры данных, которые могут быть выровнены подходящим образом (иногда даже ценой избыточности).

С границами адресов связан термин ADQ (ADB Delimited Quantum) — часть транзакции или буферной памяти (в мостах и устройствах), лежащая между границами соседних ADB. Например, транзакция, пересекающая одну границу ADB, состоит из двух ADQ (квантов) данных и занимает в мосте два буфера ADQ.

В соответствии с разрешенными границами транзакций области памяти, занимаемые устройствами PCI-X, также должны начинаться и заканчиваться на ADB — память выделяется квантами ADQ. Таким образом, минимальная область памяти, выделяемая устройству PCI-X, не может быть меньше 128 байт, а с учетом правил описания области ее размер может составлять 128 × 2n байт. 



Sitelinkx by eXtro-media.de

Особенности мостов PCI-X

Протокол шины PCI-X обеспечивает мостам возможность более эффективной работы. Детерминированность длины транзакции позволяет мосту более эффективно планировать трансляцию транзакций. К размеру буферов мостов предъявляются особые требования: для каждого типа очередей буферы должны вмещать не менее двух строк кэша. По отношению к мостам PCI мост PCI-X имеет ряд особенностей, отмеченных далее. 

Интерфейсы моста PCI-X могут работать как в режиме PCI, так и PCI-X (Mode 1 или Mode 2). Мост должен определить возможности самого слабого устройства на своем вторичном интерфейсе и перевести эту шину (все устройства) в соответствующий режим (по протоколу и частоте синхронизации).

В случае соединения шин PCI и PCI-X мосту приходится преобразовывать некоторые команды, а также преобразовывать протокол. При трансляции транзакции с PCI на PCI-X мосту приходится формировать атрибуты транзакции. Для них номер шины берется из регистров моста, номера устройства и функции устанавливаются нулевыми. Значение счетчика байтов для команд обращения к памяти мост может «придумать» исходя из команды (для чтения и записи строк кэша длину можно вычислить из длины строки) или адреса (определить возможность предвыборки).

Все одиночные (DWORD) транзакции, а также все пакетные чтения с шины PCI-X, адресуемые за мост, завершаются мостом как расщепленные транзакции (а не отложенные, как в PCI). Это более выгодное использование шины, поскольку инициатору (запросчику) транзакции не нужно периодически повторять запрос — ответ придет к нему сам, по мере своей готовности. Все пакетные записи в память отрабатываются как отправленные записи. Конечно, если у моста заполнены буферы запросов, то ему придется отложить транзакцию (условием Retry).



Sitelinkx by eXtro-media.de

Подкатегории

Яндекс.Метрика